【導讀】運用仿真來驗證濾波器設計，和通過把差分放大器用于基帶驅(qū)動來降低DC失調(diào)，另外還提供了一些旨在幫助完成設計的其他各種技巧。如欲產(chǎn)生復合調(diào)制，則需要兩個相同的通道 (I 和 Q)。為簡單起見，這里僅示出了一個通道。
引言
在 2015 年 11 月的 LT Journal 中對這款基本的低功率調(diào)制器做了描述。在這篇博客帖子中，我們將說明怎樣實現(xiàn)以下目標：
運用仿真來驗證濾波器設計，和通過把差分放大器用于基帶驅(qū)動來降低DC失調(diào)，另外還提供了一些旨在幫助完成設計的其他各種技巧。如欲產(chǎn)生復合調(diào)制，則需要兩個相同的通道 (I 和 Q)。為簡單起見，這里僅示出了一個通道。
調(diào)制參數(shù)
在本設計實例中，系統(tǒng)規(guī)格指標如下：
符號率 = 30 ksps
數(shù)字濾波器 = 0.35
下一步是確定基帶濾波器要求：
總的信號 BW = 30 * 1.35 = 40.5kHz，這對于每個 I 和 Q 通道即為 20.25kHz。這決定了濾波器通帶。
濾波器阻帶要求在很大程度上由 DAC 更新速率決定，在該場合中為 240ksps，即每個符號 8x 插值。
現(xiàn)在讓我們快進到完整的電路，然后再做描述。請注意：為簡單起見，僅示出了兩個相同的通道 (I 和 Q) 之一。
圖 1：基帶驅(qū)動電路把單端 DAC 轉(zhuǎn)換至差分。推薦采用無源 DAC 重構濾波器以實現(xiàn)低噪聲。
DAC 輸入和基準
差分 DAC 輸出是更可取的。但是，當采用單電源、單端 DAC 輸出時，則一個固定 Vref 變得必不可少，它可以來自第三個 DAC，或來自信號 DAC 的 VREF。Vref 就是 DAC 的零基準，而且它能在 I 和 Q 通道之間共用，但是應確保其為低源阻抗，以在 I 和 Q 通道之間實現(xiàn)串擾的最小化。如有必要，可利用一個 LTC6246 電壓跟隨器對 VREF 進行緩沖。
在該例中，單端 I 和 Q DAC 針對 0 至 +1.024V 輸出進行配置。請注意，應對 DAC 數(shù)字驅(qū)動進行調(diào)整以使用所有可用的 DAC 位，但是絕對不要觸及全標度極端值。
任選的電阻器 R5 和 R6 的選擇以實現(xiàn)從 DAC 吸收低平均 DC 電流為目標。在本實例中，輸入共模電壓被下拉至 0.512V，以與 DAC 輸出電壓范圍的中心相匹配。
單端至差分驅(qū)動器
與單端基帶驅(qū)動截然不同，采用差分基帶信號來驅(qū)動調(diào)制器是高度可取的。差分驅(qū)動可提供高 6dB 的 RF 輸出功率和最低的誤差矢量幅度 (EVM)。
另外，選擇一個具差分輸入和輸出的放大器還可簡化設計，這是因為：
設計對稱性減少了輸出 DC 失調(diào)誤差，這降低了 LO 饋通 (LOFT) 并改善了調(diào)制準確度。
輸出共模電壓 (VOCM) 可單獨地變更以滿足調(diào)制器的要求，而且 增益可以單獨地變更，并不會影響 VOCM。
圖 2：差分驅(qū)動器通過提供增益和輸出共模電壓的單獨調(diào)整簡化了設計。
針對該應用選擇了 LTC6362，因為該器件僅吸收 1mA 的電源電流，而且噪聲相當?shù)?。對于那些基帶信號源具有低接近噪聲密?(這意味著一個非常高階數(shù)的基帶數(shù)字濾波器與高分辨率 DAC 一起使用) 的設計，低的放大器噪聲是很重要。我們不望放大器使該接近信噪 (S/N) 比指標出現(xiàn)任何劣化。
電容器 C10 和 C11 的選擇旨在削減高頻 (HF) 噪聲，同時在極高的基帶頻率下產(chǎn)生可忽略的 (<0.1dB) 幅度誤差。LTspice 仿真對于該目的是相當有用的。
DAC LC 重構濾波器
DAC 重構濾波器對于使 DAC 階梯狀輸出平滑是很重要的，它可減少高頻奈奎斯特鏡像。另一個重要功能是最大限度地降低調(diào)制器輸出端上的寬帶噪聲層。
圖 3：LC 重構濾波器。該設計針對的是 266Ω 信號源和負載終端。
采用傳統(tǒng)的濾波器設計 CAD 工具來合成用于設計的 LC 元件值。為獲得最佳的調(diào)制準確度，應選擇針對線性相位的貝塞爾 (Bessel) LPF 響應。在本例中，-3dB 拐角被置于 50kHz，這適合于高達 ~30ksps 的符號率。
DAC 鏡像雜散信號的幅度 (相對于期望信號) 可利用 SIN(x) / x (式中的 x = π f / fCLK) 來估算。對于該設計的頻率計劃，我們可預期在 220kHz 實現(xiàn) 25dB 的鏡頻衰減。把 DAC LC 重構濾波器在 220kHz 提供的衰減 (45dB) 加至此衰減，旨在估算 70dB 的總奈奎斯特鏡頻抑制。
獲得 VOCM 源
當 VCC 處于良好調(diào)節(jié)狀態(tài)時，可采用一個簡單的 VCC 電阻分壓器獲得 VOCM。在其他情況下，從一個支持低至 1µA 電阻分壓器電流的可調(diào)型 LT3009 電壓穩(wěn)壓器高效地獲得 VOCM。適當?shù)?VOCM 電壓對于建立正確的 IQ 調(diào)制器工作點是不可或缺的。
圖 4：簡單的 LT3009 可提供良好調(diào)節(jié)的低噪聲 Vocm，且消耗的電流極小。
請注意，LTC6362 具有一個位于 VCC/2 的內(nèi)部 VOCM 分壓器，因此每當 VCC 超過 2.8V 時 VOCM 都需要進行一些下拉以保持在 1.4V。這就是布設 R3 的目的。
增益調(diào)節(jié)
通常，對于許多 LTC5589 和 LTC5599 應用來說，大約 330mVRMS (在 IQ 調(diào)制器的 I 和 Q 輸入端上進行差分測量) 的差分驅(qū)動電平是一個良好的起點。由于 LC 濾波器損耗的原因，至 LC 濾波器輸入的驅(qū)動電平通常略高 (在每個差分放大器輸出端上約為 358mVRMS)。應使用一臺頻譜分析儀以確認實現(xiàn)了期望的調(diào)制器 RF 輸出頻譜純度。
以較高的 VRMS 驅(qū)動 IQ 調(diào)制器可提供較高的輸出功率，或以較低的 VRMS 進行驅(qū)動以實現(xiàn)較低的互調(diào)失真 (IMD) 和更好的調(diào)制準確度。放大器反饋電阻器可以針對該目的進行調(diào)整。
仿真結(jié)果
濾波器合成應該已經(jīng)是正確的。然而，由于濾波器設計必須從單端轉(zhuǎn)換至差分，因此為設計誤差的混入提供了一些空檔。另一個誤差來源可以是放大器中的延遲，對于較高的符號率，它將變成一個因素?？焖?LTspice 仿真對于驗證這兩個誤差來源均處于良性狀態(tài)會有所幫助。
首先，我們分別察看通帶和阻帶響應：
圖 5：總體電路通帶響應。這里，我們尋求的是在最高信號頻率 (在本例中為 20.25kHz) 下實現(xiàn)最小的增益滾降和群延遲變化。
請注意，20.25kHz 最高信號頻率下的響應性能下降僅為 0.5dB。低于 1dB 是一個良好的目標。而且，群延遲如此平坦以至于您將需要采用差值光標在上面的仿真圖上測量它。它僅為 3.7ns，與 1/30k (即 33.3µs) 的符號周期相比是可以忽略不計的。小于一個符號周期的百分之幾是不錯的目標。由于采用了 Bessel 濾波器，因此群延遲變化在該場合中是非常好的。
圖 6：總體電路阻帶響應。這里，我們尋求的是在奈奎斯特鏡頻 (在該設計實例中為 220kHz) 下實現(xiàn)足夠的衰減。
在本例中，我們發(fā)現(xiàn)在鏡頻條件下的衰減為 46dB。與 25dB sin(x) / x 相組合，那就是 71dB。這里，良好的目標是達到約 70dB 或更佳的水平。對于空中傳遞的應用，監(jiān)管機構的要求在其中是起作用的。
請注意，濾波器元件損耗會不那么容易準確地仿真。它們的影響在下一個主題中將是很明顯的。
測試結(jié)果
對于數(shù)字調(diào)制，調(diào)制器準確度的終極測試是 EVM。
圖 7：LTC5599 0.8% rms 的 EVM 測量結(jié)果與預期相吻合。所有的 SPI 寄存器均位于默認值 (被設定在 450MHz 的 LO 頻率除外)。
考慮到該系統(tǒng)采用的是 8 位 DAC，因此 EVM 測量值在 0.8% 左右是不足為奇的，因為從根本上說這大概是可獲得的最佳結(jié)果 (鑒于有效位數(shù) [ENOB] 將小于 8 位)：
圖 8：要求提供免費的凌力爾特準確度轉(zhuǎn)換器！在該場合中，它說明了 DAC 有效分辨率會怎樣限制調(diào)制準確度。
EVM 測試結(jié)果與先前公布的測量結(jié)果相吻合，而且對于大多數(shù)數(shù)字調(diào)制應用來說肯定是足夠好了。
進一步的 EVM 改善將需要更多的 FIR 濾波器抽頭、更高分辨率的 DAC、也許還包括某種針對 sin(x) / x 滾降和 DAC 重構濾波器滾降的數(shù)字濾波器補償。
圖 9：在 -4dBm 輸出功率下的 RF 輸出頻譜。請注意，最差 DAC 鏡頻抑制度約為 -70dBc，對于大多數(shù)應用而言足夠好了。
察看一下輸出頻譜，接近噪聲頻譜密度由若干因素決定：FIR 濾波器階數(shù)、LO 相位噪聲和調(diào)制器驅(qū)動電平。
結(jié)論
本篇博客舉例說明了針對利用 LTC5599 和 LTC5589 等低功率 IQ 調(diào)制器的詳細設計方法。如在這里用實例介紹的那樣，為了獲得最高的調(diào)制準確度、最低的噪聲和最低的 DC 功耗，設計師必須謹慎地考慮每個電路功能塊。
（轉(zhuǎn)載自：電子發(fā)燒友，來源：ADI，作者：Bruce Hemp）
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱聯(lián)系小編進行侵刪。
