你的位置:首頁 > EMC安規(guī) > 正文

你確定你設(shè)計的PCB 的EMI達標嗎?

發(fā)布時間:2015-07-06 責任編輯:echolady

【導讀】本文講解的是PCB設(shè)計時要注意的EMI問題。PCB設(shè)計過程中要注意的方方面面有很多,其中EMI就是最重要的一項。電磁干擾EMI是電子產(chǎn)品設(shè)計面臨的最困擾的問題,他威脅著電子產(chǎn)品的穩(wěn)定性和可靠性。

你確定你設(shè)計的PCB 的EMI達標嗎?
 
電子設(shè)備的電子信號和處理器的頻率不斷提升,電子系統(tǒng)已是一個包含多種元器件和許多分系統(tǒng)的復雜設(shè)備。高密和高速會令系統(tǒng)的輻射加重,而低壓和高靈敏度 會使系統(tǒng)的抗擾度降低。因此,電磁干擾(EMI)實在是威脅著電子設(shè)備的安全性、可靠性和穩(wěn)定性。我們在設(shè)計電子產(chǎn)品時,PCB板的設(shè)計對解決EMI問題至關(guān)重要。

電磁干擾(EMI)的定義

電磁干擾(EMI,Electro Magnetic Interference),可分為輻射和傳導干擾。輻射干擾就是干擾源以空間作為媒體把其信號干擾到另一電網(wǎng)絡(luò)。而傳導干擾就是以導電介質(zhì)作為媒體把一 個電網(wǎng)絡(luò)上的信號干擾到另一電網(wǎng)絡(luò)。在高速系統(tǒng)設(shè)計中,集成電路引腳、高頻信號線和各類接插頭都是PCB板設(shè)計中常見的輻射干擾源,它們散發(fā)的電磁波就是 電磁干擾(EMI),自身和其他系統(tǒng)都會因此影響正常工作。

針對電磁干擾(EMI)的PCB板設(shè)計技巧

現(xiàn)今PCB板設(shè)計技巧中有不少解決EMI問題的方案,例如:EMI抑制涂層、合適的EMI抑制零件和EMI仿真設(shè)計等。以上的影片介紹了減少EMI的方法?,F(xiàn)在簡單講解一下這些技巧。

技巧一:共模EMI干擾源
(如在電源匯流排形成的瞬態(tài)電壓在去耦路徑的電感兩端形成的電壓降)

- 在電源層用低數(shù)值的電感,電感所合成的瞬態(tài)信號就會減少,共模EMI從而減少。

- 減少電源層到IC電源引腳連線的長度。

- 使用3-6 mil的PCB層間距和FR4介電材料。

技巧二:電磁屏蔽

- 盡量把信號走線放在同一PCB層,而且要接近電源層或接地層。

- 電源層要盡量靠近接地層

技巧三:零件的布局 (布局的不同都會影響到電路的干擾和抗干擾能力)

- 根據(jù)電路中不同的功能進行分塊處理(例如解調(diào)電路、高頻放大電路及混頻電路等) ,在這個過程中把強和弱的電信號分開,數(shù)字和模擬信號電路都要分開

- 各部分電路的濾波網(wǎng)絡(luò)必須就近連接,這樣不僅可以減小輻,這樣可以提高電路的抗干擾能力和減少被干擾的機會

- 易受干擾的零件在布局時應(yīng)盡量避開干擾源,例如數(shù)據(jù)處理板上CPU的干擾等。

技巧四:布線的考慮(不合理的布線會造成信號線之間的交叉干擾)

- 不能有走線貼近PCB板的邊框,以免于制作時造成斷線。

- 電源線要寬,環(huán)路電阻便會因而減少。

- 信號線盡可能短,并且減少過孔數(shù)目。

- 拐角的布線不可以用直角方法,應(yīng)以135°角為佳。

- 數(shù)字電路與模擬電路應(yīng)以地線隔離,數(shù)字地線與模擬地線都要分離,最后接電源地

減少電磁干擾是PCB板設(shè)計重要的一環(huán),只要在設(shè)計時多往這一邊想,自然在產(chǎn)品測驗如EMC測驗中便會更易合格。

相關(guān)閱讀:

PCB指導書:PCB板的ESD測試與防護
PCB指南:生產(chǎn)商錯過一定會后悔的PCB板快速制造工藝
求解PCB電磁場的方法及仿真軟件

要采購涂層么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉